- Gambarkan model Diagram state dari proses pembagi clock setiap 4 denyut clock
- Buatlah diagram blok dengan Model implementasi yang ditunjukkan oleh diagram state
- Buatlah tabel State Table dengan tipe Moore yang disesuaikan pada model implementasi
- Bagaimana hasil K-Map berdasarkan tabel state untuk mendapatkan persamaan minimalisasi (sederhana) output
- Gambarkan Logika kombinasional dari persamaan sederhana yang didapat sebelumnya
